Elaboration d'une capacité MIS

Descriptif :
Cette structure permet l’utilisation des principales techniques d’élaboration de la microélectronique. Après un nettoyage RCA de la surface de silicium, un isolant (SiO₂, SiO₂ thermique, Si₃N₄) de 75 nm d’épaisseur est déposé sur l’ensemble du substrat. Il est ensuite recouvert d’un film mince de tungstène. Après une étape de masquage par lithographie et de gravure chimique et/ou physique, les composants sont isolés les uns des autres.

Pré-requis :
2 à 3 h de présentation des structures élaborées et du principe des principales techniques

Nb d’étudiants : 4

Durée : 1 journée

Couplage souhaité :
1/2 journée de modélisation technologique de la structure à l’aide du logiciel SUPREM et
1/2 journée de caractérisation électrique des structures élaborées en salle blanche.

Étapes technologiques :